FPGA做DDS，Modelsim出现的毛刺

2019-07-15 21:42发布

4020 3

用FPGA做DDS，请教这种由于输出信号的各位跳变时间有差异导致的毛刺怎么解决？

$WEGU98F1F}}65{96}Y@9G_7.png$

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-07-16 03:20

输出信号能做同步处理吗

2楼-- · 2019-07-16 04:48

你的问题解决了吗

3楼-- · 2019-07-16 06:37

我的也是。什么问题？