FPGA千兆以太网发送数据,数据来自AD采集(有60MHz),经FIFO缓存。采用的UDP协议,一帧一帧传输数据,最后
通信成功,但是漏包严重,后来发现是因为:AD不停地采集数据,但每一帧UDP数据包还需要传输包头、地址、端口号等,这段时间里采集的数据就丢失了。请问大家有没有什么解决办法呢?
补充内容 (2017-5-24 14:46):
我后来降低了采样频率,signal tapii里看到是没漏包的,但
labview里看到是漏包了;
还有一个大问题,错包也很严重,一帧一帧的错误的数据,后来又取消了FIFO,错包要好些;
后来观察到数据在AD采集时,已经出错了(一段一段的),所以跟错包比起,漏包也可以容忍了,毕竟是有规律的漏包。
FIFO主要是一个先进先出,它并不会说,若数据还没读取的话,接着往后存,它会溢出,关于这点我也很困惑
会有溢出信号呀
一周热门 更多>