FPGA

求助用verilog写一个FSM(finite state machine）有限状态机

2019-07-15 21:46发布

站内问答 / FPGA
11689 2 1198


这个FSM的要求是，时钟为50Mhz，如果input持续为1长达30ms，那么output为1。如果input持续为0长达30ms，那么output为0。别的情况下，就不改变output。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
黑桃ACE
1楼-- · 2019-07-15 23:15
这个根本不需要状态机
agentw
2楼-- · 2019-07-15 23:40
黑桃ACE 发表于 2017-5-2 20:51
这个根本不需要状态机

但是我的题目要求是写一个这样的状态机

一周热门 更多>