FPGA

以FPGA为平台怎么测量脉冲宽度的verilog语言

2019-07-15 21:55发布

站内问答 / FPGA
4713 1 940
FPGA为平台怎么测量脉冲宽度的verilog语言
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
reallmy
1楼-- · 2019-07-15 23:13
首先你的主时钟的时钟周期一定要大于你要采的信号的宽度，然后分别采输入信号的上升沿和下降沿，这里有一个跨时钟域处理，你要了解一下，两个沿之间就一个计数器，这个计数器就是你要的宽度了！

一周热门 更多>