FPGA里always以posedge clk为敏感源,当always内部程序过多时,会超过一个时钟周期吗?

2019-07-15 21:56发布

刚开始学习FPGA,还没从MCU的思想中走出来,总是觉得always中如果语句过多,会出现类似MCU中断中程序过多,超过中断时间导致程序混乱。大神们,always会出现这种现象吗?如果不会为什么不会呢?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
reallmy
1楼-- · 2019-07-15 22:35
__猪。 发表于 2017-3-18 15:02
恩恩,我知道always不是中断,就是拿他跟MCU的中断作比较,因为MCU的中断也是短时间然后可以做一些事,always也是用一个时钟周期来处理程序,那如果always内部程序多了之后会超过一个时钟周期吗?

理论上不会,如果超过一个时钟的话,就是时序不满足了!这通过软件可以看出来,这就说明你的设计不科学了! 最佳答案
reallmy
2楼-- · 2019-07-16 03:43
 精彩回答 2  元偷偷看……
__猪。
3楼-- · 2019-07-16 06:41
reallmy 发表于 2017-3-18 12:20
always 不是中断,你这理解不对,always @ (posedge clk)是表示每个上升沿我要做的事!你写多少我都要做完,做不完就会出现时序问题了!这个综合结果可以看出来的!

恩恩,我知道always不是中断,就是拿他跟MCU的中断作比较,因为MCU的中断也是短时间然后可以做一些事,always也是用一个时钟周期来处理程序,那如果always内部程序多了之后会超过一个时钟周期吗?

一周热门 更多>