你的需求是什么？

牛哥哥要炸天 发表于 2017-1-5 18:15
你的需求是什么？

类似图中的该怎么编，想知道使用这种计数器有没有模块，一个系统里包含这种计数器该怎么编

mln 发表于 2017-1-5 20:20
类似图中的该怎么编，想知道使用这种计数器有没有模块，一个系统里包含这种计数器该怎么编

你是一定要用原理图输入么？写verilog多好，计数器延时随便找个教程看，一般前两课就会出现这个知识点，两三行就写出来了。

lfjd05 发表于 2017-1-6 09:33
你是一定要用原理图输入么？写verilog多好，计数器延时随便找个教程看，一般前两课就会出现这个知识点，两三行就写出来了。

恩恩，初学这个，前面都在讲的是小模块比如d触发器，与非门什么的，想知道这原理图里的很多模块连接起来的这种如何用verilog编写，计数器verilog里面也需要自己编么？

你不能只给一个电路图，要说出里面每个小模块是代表什么，引脚是做什么的，这样才能让别人帮你弄。
比如clk一般是时钟，那么你的cik又是什么，通过分析只能猜测也是时钟，但这些逻辑不能靠别人猜，要你自己注明。还有就是count1输入的参数是什么，要实现什么目的，里面实现的可以是黑盒，大家帮你想，但是你连需求都不说，别人也不知道怎么帮你实现。最后就是最好下次发帖求助最好有积分奖励，虽然不值钱，毕竟也尊重一下回答问题人的劳动成果。