专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
关于锁相环中输出选取的问题
2019-07-15 22:06
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
16646
6
1199
大家好,我先整体跟大家说一下我的思路:就是一个IP核中的锁相环有四个时钟输出(例如CLK0、CLK1、CLK2、 CLK3),我现在想通过四个按键,从四个中选择一个作为输出(例如按键A B C D一一对应四个时钟输出)。
我现在把IP核的XCO格式文件添加到我的工程中,我又做了一个按键的程序,接下来请问我该怎么例化或者说怎么将两者联系到一起?新手初接触
FPGA
希望大家多多帮忙。
这是我做的ip核,里面有四个输出
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
LQVSHQ
1楼-- · 2019-07-15 23:01
通过判断按键的状态,用数据选择的方式,选择你想要输出的时钟信号!!!
加载中...
牛哥哥要炸天
2楼-- · 2019-07-16 00:42
这个还是很基础,有两种实现思路:
思路一:
1.例化4个你想要频率的锁相环:分别为
pll_clk_o1,pll_clk_o2,pll_clk_o3,pll_clk_o4
2.做一个4路选择器;
3.选择器输入是你的按键输入,输出为你想要的时钟;
always @(*) begin
case(key)
1: clk<=pll_clk_o1;
2: clk<=pll_clk_o2;
3: clk<=pll_clk_o3;
4: clk<=pll_clk_o4;
default:1: clk<=pll_clk_o1;
endcase
end
或者
assign clk=(key==1)?pll_clk_o1:
(key==2)?pll_clk_o2:
(key==3)?pll_clk_o3:
(key==4)?pll_clk_o4:pll_clk_o1;
思路二:
就是将pll ipcore中分频倍频系数用parameter赋值,在外部用defparam控制,具体参数要进行计算
加载中...
李春明
3楼-- · 2019-07-16 01:26
学习一下相关资料
加载中...
tuvia000
4楼-- · 2019-07-16 04:16
精彩回答 2 元偷偷看……
加载中...
北伐zgl
5楼-- · 2019-07-16 08:05
看不懂啊。。。。。。。。。。。。。。。
加载中...
牛哥哥要炸天
6楼-- · 2019-07-16 11:39
tuvia000 发表于 2016-12-30 08:15
你好,能留一下你的联系方式么,我想在线请教下
请教不敢当
我QQ:578232974
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
思路一:
1.例化4个你想要频率的锁相环:分别为
pll_clk_o1,pll_clk_o2,pll_clk_o3,pll_clk_o4
2.做一个4路选择器;
3.选择器输入是你的按键输入,输出为你想要的时钟;
always @(*) begin
case(key)
1: clk<=pll_clk_o1;
2: clk<=pll_clk_o2;
3: clk<=pll_clk_o3;
4: clk<=pll_clk_o4;
default:1: clk<=pll_clk_o1;
endcase
end
或者
assign clk=(key==1)?pll_clk_o1:
(key==2)?pll_clk_o2:
(key==3)?pll_clk_o3:
(key==4)?pll_clk_o4:pll_clk_o1;
思路二:
就是将pll ipcore中分频倍频系数用parameter赋值,在外部用defparam控制,具体参数要进行计算
请教不敢当
我QQ:578232974
一周热门 更多>