FPGA序列检测问题

2019-07-15 22:08发布

本帖最后由 CloverZ 于 2016-12-7 15:57 编辑

有端口a[4:0]在每个时钟上升沿输入数据，要在这些连续的数据中找出“1011”，当检测到“1011”时，端口b输出高电平，未检测到“1011”时，b端口输出低电平。这个要怎么做啊？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

2条回答

1楼-- · 2019-07-15 22:17

跟着后面学知识

2楼-- · 2019-07-15 23:00

看看书把，序列检测是很基础的