在写分频器，但是在仿真的时候clk输出总是‘X’，强未知的，这是为什么

2019-07-15 22:13发布

该问题目前已经被作者或者管理员关闭, 无法添加新回复

9条回答

1楼-- · 2019-07-15 23:29

精彩回答 2 元偷偷看……

2楼-- · 2019-07-16 02:35

ygdzl03 发表于 2016-11-17 16:23
x就是没定义信号输出啊程序或testbench有问题

谢谢你的回答

3楼-- · 2019-07-16 06:15

把源代码和测试代码发出来，才能看到问题所在

4楼-- · 2019-07-16 08:01

testbench有问题

5楼-- · 2019-07-16 09:22

仿真的时候信号给初始值、

6楼-- · 2019-07-16 14:12

精彩回答 2 元偷偷看……