2019-07-15 22:17发布
yoyo1314 发表于 2016-11-2 12:44 为什么你觉得是调试的时候导致的呢，你的问题不是很清楚
forrester 发表于 2016-11-2 16:57 不知道你定义的变量nege是什么含义，你看一下第二张图你圈出来的那个地方正好是MOSI上升沿的地方，CS一直是低电平没有什么影响，唯一有可能的就是nege变量，你检查一下那个变量跟MOSI有什么关联吗？
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 ganquanlu 的问题《stm32与fpga的spi通信小讨论》','https://www.xiaopingtou.net/q-45657.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
就是调试的时候出现的，仿真的时候没问题
就是调试的时候出现的，仿真的时候没问题
nedge是我设置的边沿检测信号，wire型，主要是检测sck的下降沿，检测到了就存mosi上的数据。。。
一周热门 更多>