专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
FPGA时序波形测出来好奇怪!
2019-07-15 22:24
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
4639
15
1733
今天终于把编了很久的代码拿到板子上测试了。但是波形非常难看。时序
仿真
的波形是这样的:
用示波器测出来的是这样的:
我的问题是,为什么方波看起来不那么方,而且还有刺。
我的几个猜测:1 实验室的示波器比较渣,所以测不出来
2 时序频率太高了,
FPGA
已经Hold不住了,应该降低频率
请有经验的同志们帮我看看可能是什么原因。在此献出我的积分了。。。
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
15条回答
woniu996
1楼-- · 2019-07-17 18:16
输出端接10k电阻下拉,重新测试即可,波形会规整很多。
通过波形可以看出,FPGA输出端应该是开路输出,应该添加上拉或者下拉电阻后测试才可以!
加载中...
lfjd05
2楼-- · 2019-07-17 20:51
问题已经解决,谢谢大家的回答。奖励分给写的最多的通知了。
下面是现在的波形图,已经改观很多。原因在于示波器的表笔,有一个表笔比较旧了,只要用那个测图像就会莫名其妙的扭曲,可能是因为那个烂表笔阻抗不匹配了吧,在实验室翻箱倒柜用上了崭新的表笔。图像能看了。另外沙发说的也很有道理啊,开始作死搞了一个20MHz的时钟,用示波器根本就测不出方波嘛,超过采样频率了。
总之谢谢大家啦。
加载中...
美人鱼123
3楼-- · 2019-07-18 02:07
你的VHDL程序还有吗
加载中...
上一页
1
2
3
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
通过波形可以看出,FPGA输出端应该是开路输出,应该添加上拉或者下拉电阻后测试才可以!
下面是现在的波形图,已经改观很多。原因在于示波器的表笔,有一个表笔比较旧了,只要用那个测图像就会莫名其妙的扭曲,可能是因为那个烂表笔阻抗不匹配了吧,在实验室翻箱倒柜用上了崭新的表笔。图像能看了。另外沙发说的也很有道理啊,开始作死搞了一个20MHz的时钟,用示波器根本就测不出方波嘛,超过采样频率了。
总之谢谢大家啦。
一周热门 更多>