采用阻塞赋值在这里是很危险的行为，仿真和综合的结果可能会不同，两个always执行的顺序实际上是不固定的（虽然我们理解时认为是并行执行，但是因为时钟延时，时钟实际到达寄存器的时间是不同的），不过也可能会被综合成我们想要的电路，虽然比非阻塞赋值运算结果快了一个时钟周期，不过不建议使用阻塞赋值

小白报道 发表于 2016-09-09 10:24
采用阻塞赋值在这里是很危险的行为，仿真和综合的结果可能会不同，两个always执行的顺序实际上是不固定的（虽然我们理解时认为是并行执行，但是因为时钟延时，时钟实际到达寄存器的时间是不同的），不过也可能会被综合成我们想要的电路，虽然比非阻塞赋值运算结果快了一个时钟周期，不过不建议使用阻塞赋值

你了解流水线加法器吗？书上用的是阻塞赋值，但是仿真结果却跟我想象的不一样。我感觉非阻塞赋值的仿真结果更符合流水线执行的特点。是否是我对流水线的理解有偏差？

渊底一尾 发表于 2016-9-9 10:46
你了解流水线加法器吗？书上用的是阻塞赋值，但是仿真结果却跟我想象的不一样。我感觉非阻塞赋值的仿真结果更符合流水线执行的特点。是否是我对流水线的理解有偏差？

我要是说这里用阻塞赋值是错误的，会不会有人喷死我

小白报道 发表于 2016-09-09 11:09
我要是说这里用阻塞赋值是错误的，会不会有人喷死我

讲讲你的依据吧，我也感觉这里用阻塞赋值有问题，但是没有足够理论支撑

always@（posedege clk) 语句说明你要做的是同步逻辑设计，后面只能跟“非阻塞”赋值，而且你要做流水设计的话，就更应该是非阻塞赋值了；至于阻塞赋值，从语法上讲没有问题，但是最终综合成什么逻辑电路，就要完全看综合器对你这段代码的理解了，所以不同的软件版本之间，同一版本不同综合次数之间，不同的综合工具之间，最终综合结果都有可能不一样，属于不规范语法描述方式。所以不用去纠结第二代码了。
最后为什么不直接用
always@(posedge clk) begin
  {cout,sum}<=cina+cinb;
end
不知道你把它分解成，高8Bit和低8bit分别相加是想干什么 ？