FPGA

FIR compiler 7.2 数据输入位宽问题

2019-07-15 22:25发布

站内问答 / FPGA
9145 1 991
AD采集为14位，但是在FIR IP核中将输入位宽设置为14位，IP核数据输入端依然为16位。在之后的仿真阶段会报
位宽不匹配的ERROR，请问应该怎么才能把FIRIP核输入改为14位。或者怎么才能不报错

@G((%TW~B_`B9ZJ[5WYT~@K.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
紫藤遐想
1楼-- · 2019-07-15 23:50
将输入位宽改为14啊，就这样就可以了。

一周热门 更多>