我在以前的代码基础上，又加入部分的代码，逻辑单元使用量竟然减少了，求告知

2019-07-15 22:29发布

我在以前的代码基础上，又加入部分的代码。加入的部分代码只是为了增加部分的新功能（原来的代码没有改动），编辑后逻辑单元使用量竟然比原代码的使用量减少了，求告知

使用语言： verilog
环境： quartusii
芯片： CPLD Altera

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

3条回答

1楼-- · 2019-07-15 22:58

可能是加的代码有问题，把你以前的一些功能给优化掉了，查一下输入是否有问题！！！！或者看一下每一个模块占得资源就能看出来了！

2楼-- · 2019-07-16 04:18

精彩回答 2 元偷偷看……

3楼-- · 2019-07-16 04:25

说明你之前的代码太乱了