关于时序约束，该怎么开始？

2019-07-15 22:29发布

该问题目前已经被作者或者管理员关闭, 无法添加新回复

10条回答

1楼-- · 2019-07-16 02:37

差不多经历，同求。

{:23:}{:23:}{:23:}{:23:}{:23:}{:23:}{:23:}{:23:}{:23:}

2楼-- · 2019-07-16 05:06

精彩回答 2 元偷偷看……

3楼-- · 2019-07-16 10:49

reallmy 发表于 2016-9-14 13:31
不知道你用哪个fpga，altera的话时序约束在.sdc里，你可以先简单的约几个输入时钟，具体语法网上一搜就有！！！！然后就可以看报告了！！！

时序我简单设置了下，但是到设置引脚，毫无头绪啊，这么多IO口，到底要选那些口作为数据输入

4楼-- · 2019-07-16 10:54

wenjiaying 发表于 2016-9-14 16:47
时序我简单设置了下，但是到设置引脚，毫无头绪啊，这么多IO口，到底要选那些口作为数据输入

这个不是画板子的时候就定了吗！！！！！！如果还没有定就去查器件手册啊，每个io都有说明的，方向啥的，是不是时钟管脚！！！！

5楼-- · 2019-07-16 15:17

reallmy 发表于 2016-9-14 17:22
这个不是画板子的时候就定了吗！！！！！！如果还没有定就去查器件手册啊，每个io都有说明的，方向啥的，是不是时钟管脚！！！！

额。谢谢你的解答，我使用的是开发套件，我导师给我的virtex7 ，并不是真正的产品。
一般来说，输出的数据是以什么形式输出的，Uart？SPI？还是直接用IO口接出去？

6楼-- · 2019-07-16 17:21

wenjiaying 发表于 2016-9-20 16:14
额。谢谢你的解答，我使用的是开发套件，我导师给我的virtex7 ，并不是真正的产品。
一般来说，输出的数据是以什么形式输出的，Uart？SPI？还是直接用IO口接出去？

这个要看你和什么进行通信了，根据外部芯片定啊！