关于RTL仿真和门级仿真求助~-第3页回答

关于RTL仿真和门级仿真求助~

2019-07-15 22:30发布

刚刚本科毕业，假期导师要求做一个设计。实验室没有做过FPGA的学长只好问网上的各位了。
写好的FPGA代码进行RTL仿真波形是符合要求的，如下图。
RTL时序图，与GATE对比用.PNG

但是做门级仿真的时候，时序就不对了，变成了这样。
GATA仿真.PNG

第一次做不太懂，求大家告诉我，可能是哪里出问题了？做完行为级仿真以后还需要做什么才能保证门级仿真通过？谢过大家了。

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

13条回答

1楼-- · 2019-07-17 12:58

lfjd05 发表于 2016-8-23 15:28
是的，在quartus的tool菜单里的Gate level simulation

利用modelsim仿真为功能仿真（不带有时延信息），只能验证你的代码的逻辑性，而要对其进行功能仿真时一定要保证测试文件的正确性，给的激励一定要对。功能仿真之后可以下到fpga当中，实际的检测你的代码产生的时序是否符合要求。