FPGA

FPGA输入IO漏电流问题

2019-07-15 22:32发布

站内问答 / FPGA
8192 6 1612
本帖最后由 wseldhy 于 2016-7-26 14:26 编辑

各位大神好。最近做了块 PCB 板。有个关于输出IO的问题想请教各位。
如图片中，5V电源经过一个 1K 电阻与 LED灯。在“A”点电压实测是 3.2V。按键没有按下时，输入是高电平；按键按下时，输入是低电平。
现在有一个问题，是按键没有按下时。LED灯会有微弱的光亮。请问有什么方法设置可以让灯不亮？谢谢
1.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
chenwei6991627
1楼-- · 2019-07-16 04:04
FPGA的电平是3.3V的，你应该把5V的变到3.3V，打赏积分把
wseldhy
2楼-- · 2019-07-16 07:49
chenwei6991627 发表于 2016-7-26 16:45
FPGA的电平是3.3V的，你应该把5V的变到3.3V，打赏积分把

谢谢您的回复。
不过电平经过电阻及LED后是有压降的。我实测 “A” 点电压是 3.2V 。
如果把5V换成3.3V，那么“A” 点的电压就只有1.4V左右了。这样不管我按键有没有按下，输入一直都是低电平的。
chenwei6991627
3楼-- · 2019-07-16 13:01
呵呵，1.4V低电平？你试过
wseldhy
4楼-- · 2019-07-16 16:07
 精彩回答 2  元偷偷看……
chenwei6991627
5楼-- · 2019-07-16 19:43
LED当然有压降，A点1.4V的话，FPGA认为它是低电平吗？
wseldhy
6楼-- · 2019-07-16 23:57
通过设置IO弱上拉，已解决问题。供参考，谢谢

一周热门 更多>