FPGA

xilinx，ddrmig文件中管脚分配

2019-07-15 22:33发布

站内问答 / FPGA
6382 2 1468
使用xilinx spartan6，在工程中使用原语生成DDR控制器mig文件，DDR数据管脚定义发生改变，需要重新分配管脚，求告知，这个管脚分配要怎么弄
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
zlxdlg
1楼-- · 2019-07-15 22:47
学习学习学习
曰辰
2楼-- · 2019-07-16 01:45
还没人回答吗？我的问题：在xupv5-110T板子上，使用MIG生成DDR2 controller的IP时，在MIG的 reserve pins页面，选择fixed pin out ，进入 pin selection 页面，在绑定管脚时，有些管脚无法绑定，比如，FPGA芯片的K29无法绑定到DDR2_WE_B信号。

一周热门 更多>