专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
关于Verilog大括号位拼接运算的问题
2019-07-15 22:35
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3554
5
1497
看代码的时候看到一个用来判断上升沿的程序,前面有这么一段:
标蓝 {MOD}的那行,位拼接运算是把key_receive1的高三位赋值为原来的低三位,最低的一位赋值为key1吗?这样如果来了一上升沿,低位是1,高位是0对吗?
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
chenwei6991627
1楼-- · 2019-07-15 23:27
你理解的是对的,一般是从右往左排列 最佳答案
加载中...
wlj341021
2楼-- · 2019-07-16 04:01
上升沿数据变化,key_receive1的值高三位变为它原来值的低三位,最低位变为key1的值,
画一下图
评分
参与人数 1
积分
+5
收起
理由
lfjd05
+ 5
查看全部评分
加载中...
南盗
3楼-- · 2019-07-16 04:52
如果你真的想理解,就去仿真试一试,结果自然就有了。!
加载中...
jeffc_good
4楼-- · 2019-07-16 08:18
感觉是key_receive用来记录key的变化情况,一个脉冲更新一次key的值,key是拉高的,高位为0,低位为1。
加载中...
lfjd05
5楼-- · 2019-07-16 12:04
精彩回答 2 元偷偷看……
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
画一下图
评分
查看全部评分
一周热门 更多>