我想用Verilog HDL语言写一个FPGA的程序

2019-07-15 22:43发布

比如说:BM1拨上实现流水灯功能(用LED灯显示)
BM2拨上实现ADC0804功能(用数码管显示)
BM3拨上实现TLC5620功能(用数码管显示)
BM4拨上实现点阵功能(用16*16点阵显示“欢”)
BM5拨上实现LCD1602功能(用1602液晶显示“学号”(第1行),“姓名(拼音)(第2行)
这个程序的框架应该怎么设计?
我是这样设计的
always
   if(BM1)

   if(BM2)

   if(BM3)

   if(BM4)

   if(BM5)
但是结果不对啊,if根本没起作用,求高手帮助,我是小白
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
381***661
1楼-- · 2019-07-16 00:41
自顶。。。。。。。。。。。。。。。。。。。
381***661
2楼-- · 2019-07-16 06:29
 精彩回答 2  元偷偷看……
381***661
3楼-- · 2019-07-16 12:08
自顶。。。。。。。。。。。
ji****ex
4楼-- · 2019-07-16 12:32
好像是因为您没有ELES吧?
ha*ke
5楼-- · 2019-07-16 15:17
看你的功能没有交集,分为5个always块更易读,不易出错。
下拨要关闭相应功能的话,每个if的else是必须的,否则综合得到锁存器了。
ha*ke
6楼-- · 2019-07-16 19:30
看你的功能没有交集,分为5个always块更易读,不易出错。
下拨要关闭相应功能的话,每个if的else是必须的,否则综合得到锁存器了。

一周热门 更多>