我想用Verilog HDL语言写一个FPGA的程序

2019-07-15 22:43发布

比如说:BM1拨上实现流水灯功能(用LED灯显示)
BM2拨上实现ADC0804功能(用数码管显示)
BM3拨上实现TLC5620功能(用数码管显示)
BM4拨上实现点阵功能(用16*16点阵显示“欢”)
BM5拨上实现LCD1602功能(用1602液晶显示“学号”(第1行),“姓名(拼音)(第2行)
这个程序的框架应该怎么设计?
我是这样设计的
always
   if(BM1)

   if(BM2)

   if(BM3)

   if(BM4)

   if(BM5)
但是结果不对啊,if根本没起作用,求高手帮助,我是小白
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
14条回答
王久强
1楼-- · 2019-07-16 20:59
 精彩回答 2  元偷偷看……
王久强
2楼-- · 2019-07-17 01:56
王久强 发表于 2016-05-18 12:39
if()
begin

end

这样if语句就有效了
小**道
3楼-- · 2019-07-17 05:04
这个怎么样你也应该贴出来代码吧
flywindchang
4楼-- · 2019-07-17 08:41
上面的回答你没有用到?_?
RainJ123
5楼-- · 2019-07-17 13:57
BM设初值了吗,第一个if是否是一直执行下去,如果是一直执行下去就要分开写,不能用同一个时钟,用不同时钟或分时
@曲终人散@
6楼-- · 2019-07-17 19:40
 精彩回答 2  元偷偷看……

一周热门 更多>