FPGA

求助大神，实现AD转换的设计

2019-07-15 22:46发布

站内问答 / FPGA
15701 1 1240
1、要求设计一个实现AD转换器。其具体设计指标要求如下：
(1) 数字时钟选择2KHZ作为输入的时钟信号。
(2) 调节加上IN1上输入电压。
(3) 数码管最高2位显示AD转换结果值（十六进制数），最低3位显示AD转换结果值（十进制数）。
  2、要求编写的VHDL程序，并对程序进行编译并仿真，同时对程序的错误进行修改，直到完全通过编译和仿真。
提高部分：在此设计的基础上试用增加示波器接信号输出模块观察频率的变化。

谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
wcm014
1楼-- · 2019-07-16 04:44
楼主你给的价钱呢？难道让别人帮你白打工吗
问一两个问题，会有网友给你解惑，，但你这样做，你当别人是什么

一周热门 更多>