怎样实现小于时钟周期的信号延时。

2019-07-15 22:50发布

本帖最后由 Geekerwwy 于 2016-4-25 14:39 编辑

在编写SPI FLASH控制器时遇到了点问题,如下图所示。

SPI FLASH截图

举例来说,CS#的下降沿和CLK的上升沿之间需要有tSLCH=5ns的延迟,目前使用的CLK是50MHz,最快不能超过100MHz,也就是说不能通过计数器实现延迟,而且#5这样的语句是不可综合的,这个问题该怎么解决?

希望大神们不吝赐教,小弟先谢过了。



友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
runileking
1楼-- · 2019-07-16 02:23
 精彩回答 2  元偷偷看……
Geekerwwy
2楼-- · 2019-07-16 02:55
runileking 发表于 2016-4-25 18:26
这个都是大于多少时间或者小于多少时间,你仔细看看,不是绝对的延时多少

是这样,但也不会差太多,而且如果用计数器计时,CLK上升沿加一次,这样最小时长也是一个CLK周期,难道要用两个时钟吗?或者用上下降沿?但一般下降沿是不建议使用的。
runileking
3楼-- · 2019-07-16 04:33
下降沿拉低,没有问题的,很多时候也会用下降沿
Geekerwwy
4楼-- · 2019-07-16 06:55
runileking 发表于 2016-4-25 19:27
下降沿拉低,没有问题的,很多时候也会用下降沿

您是指在CLK的下降沿将CS拉低吗?
petrel1230
5楼-- · 2019-07-16 11:24
本帖最后由 petrel1230 于 2016-4-29 16:44 编辑

nios 生成一个spi接口,里面有源码,自己看!
runileking
6楼-- · 2019-07-16 15:18
 精彩回答 2  元偷偷看……

一周热门 更多>