FPGA

iic通信 ACK的问题

2019-07-15 22:56发布

站内问答 / FPGA
18751 1 1405
      采用I2C协议对E2PROM（AT24C1024）进行读写，发现不论在写地址还是写数据时，当8bit数据的第8位是0，第9个SCL周期就是低电平ACK；当8bit数据的第8位是1，第9个SCL周期就是高电平NACK。感觉第9个时钟周期也就是应答位，SDA和之前传输数据的第8位总是一样的。请问各位有可能什么原因？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
zhang5530517
1楼-- · 2019-07-16 01:47
你好
你这个问题我在处理ov7670摄像头的时候碰到了
，你可以做一个这样的实验，就是把外部eeprom断开，然后通过signaltab查看ACK现象。你会发现ACK电平是保持前一位电平的值。所以可以确认你的eeprom有可能是坏了或者管脚绑定有问题或者三态门没有处理好(三态门不能放在top-down的最底层)造成iic通讯失败。有问题加扣扣2685664564

一周热门 更多>