专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
IIC 无ACK
2019-07-15 22:57
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
6210
4
1178
用verilog编写E2PROM AT24C1024的读写程序,写入数据时,正常,有ACK回复。但是在读时,第一次start 后写设备地址和寄存器地址,有回复ACK;再产生start后改变方向,设备地址最后一位改成1后,不回复ACK。请教各位有可能是什么原因?
读时第二次start后写设备地址
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
桀骜箍狼
1楼-- · 2019-07-16 00:54
同求大神解答》》》》》》》》》》》》
加载中...
suna123
2楼-- · 2019-07-16 03:36
因为SDA如果是输出额话,Pin脚是开楼状态,如果不给0的话,因为有上拉所以肯定是High,所以如果要变Low,必须给Low电平。
而读状态,首先发送Slave地址,Slave收到后回给Master一个ACK作为应答,接来下就是读数据了,此时Master-Trans转为Master-Receive,Slave-Receive转为Slave-Send,所以这个Byte的ACK是Master给的。Slave不会给ACK的。
详细去查查飞利浦的THE I 2C-BUS SPECIFICATION文件
加载中...
Giliable
3楼-- · 2019-07-16 05:14
楼主无私分享 谢谢
加载中...
贾jia贾
4楼-- · 2019-07-16 09:17
赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞赞
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
而读状态,首先发送Slave地址,Slave收到后回给Master一个ACK作为应答,接来下就是读数据了,此时Master-Trans转为Master-Receive,Slave-Receive转为Slave-Send,所以这个Byte的ACK是Master给的。Slave不会给ACK的。
详细去查查飞利浦的THE I 2C-BUS SPECIFICATION文件
一周热门 更多>