FPGA

求教，Xilinx的fpga能用多高频率的晶振？

2019-07-15 22:57发布

站内问答 / FPGA
12856 1 1600
各位老师好，我想问一下，Xilinx的spartan6系列能用的最大晶振时钟源是多高呢？在datasheet上找不到啊？有人知道吗？我想用尽量大的输入频率，谢谢大家
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
runileking
1楼-- · 2019-07-16 01:00
尽量大是多大，可以PLL倍频，输入我通常100M，再大点应该也没问题，DDR倍频的话时钟速度可以到400M，关键是看你用来干啥，尽可能大的输入频率明显是有问题的，先不说实现，想想你的方案有没有问题

一周热门 更多>