数字滤波器FIR采样率问题

2019-07-15 22:58发布

最近在设计滤波器,但一直弄不明白FIR的采样率与输入的数字信号频率之间存在什么关系,求大神指点!感激不尽!
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
清水小和尚
1楼-- · 2019-07-16 02:02
没啥关系吧,采样率是指你的数据是按多少采样的,而时钟频率是你采样的数据按多少时钟输入到FPGA的.
月亮下的蛋
2楼-- · 2019-07-16 06:33
几个概念 连续信号a本身的频率fm,连续信号被采样后,比如经过AD后,变成数字信号b。

这个数字信号b是一串时序和数值都离散的点,b输入数字系统的速度是根据系统情况来设置的,即所谓的fir的采样率。

b输入的速率跟fir的实现形式有很大关系。比如你是全并行fir,也没个时钟周期都可以输入b.如果你是全串行fir, 比如4个抽头的fir,则每4个时钟周期输入一个b。
青色仙人掌
3楼-- · 2019-07-16 06:41
月亮下的蛋 发表于 2016-3-22 08:53
几个概念 连续信号a本身的频率fm,连续信号被采样后,比如经过AD后,变成数字信号b。

这个数字信号b是一串时序和数值都离散的点,b输入数字系统的速度是根据系统情况来设置的,即所谓的fir的采样率。

谢谢!已经解决了!
xizhong1991
4楼-- · 2019-07-16 12:19
您好 最近我也在设计滤波器  也遇到这个问题 请问FIR采样率和信号采样率有什么关系
超人会跑
5楼-- · 2019-07-16 13:24
 精彩回答 2  元偷偷看……
VC_CPLD
6楼-- · 2019-07-16 15:02
学习学习啦

一周热门 更多>