FPGA实现NCO中相位累加器的输出和查找表地址什么关系?

2019-07-15 23:00发布

例如,clock=70Mhz, 累加器为16-bit,频率控制字为4096,按公式计算,f0=4096/2^16 * 70 = 4.375MHz。
正弦表为256个点的正弦表
问题:
Q1,相位累加器的输出和查找表地址有什么关系,资料里说高M位进行寻址是怎么回事?

Q2: 相位累加器溢出一次的累加次数就是NCO的周期,上面例子中累加次数为16,要把正弦表256个点寻址时addr = addr + 16,这么理解是否正确,怎样实现?

Q3: NCO的性能与相位累加器的位数有关,但与正弦表的精确程度有什么关系,能否采用更小的正弦表。

相位累加器和查找表的地址的关系希望有人写出来,或者写成伪代码更好,最好能按上面这个例子来解释。本人新手,希望大家多多帮忙,谢谢了~~
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
宣城的小鱼
1楼-- · 2019-07-16 02:49
 精彩回答 2  元偷偷看……
宣城的小鱼
2楼-- · 2019-07-16 07:10
楼主,我也是刚开始学这个方面,一起加油吧

一周热门 更多>