开发板老多用Verilog HDL，让搞VHDL的伤不起啊-第2页回答

开发板老多用Verilog HDL，让搞VHDL的伤不起啊

2019-07-15 23:03发布

4426 9

本人VHDL刚入门，求大神给盏明灯指路，感激不尽

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

9条回答

1楼-- · 2019-07-16 18:53

学FPGA，两样都要学得。

2楼-- · 2019-07-16 22:15

习惯了都一样，VHDL整理比较规范。整体完整。verilog相对简单比较容易上手。实际上用熟了，都差不多

3楼-- · 2019-07-17 01:58

习惯了都一样，VHDL整理比较规范。整体完整。verilog相对简单比较容易上手。实际上用熟了，都差不多