FPGA

【求助】用Verilog HDL编写uart串口通信并存储RAM（ISE）

2019-07-15 23:03发布

站内问答 / FPGA
9615 9 1675
本人刚毕业，毫无FPGA开发相关经验。要求用UART串口实现数据收发，并在RAM实现读写，两个功能结合在一起。若有大神能帮助小弟，程序能综合编译，仿真，下板调试成功，愿予一定报酬。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
9条回答
我爱小草hj
1楼-- · 2019-07-17 03:56
买个开发板，就ＯK了
feeeed
2楼-- · 2019-07-17 09:39
我爱小草hj 发表于 2016-3-1 13:33
买个开发板，就ＯK了

哥  ，我要的是程序啊
我爱小草hj
3楼-- · 2019-07-17 14:48
对不起，没有理解你的意思。帮不了你
上一页 1 2

一周热门 更多>