FPGA

FPGA外接DDR3，带宽怎么计算？

2019-07-15 23:04发布

站内问答 / FPGA
2944 5 1257
DDR3的理论带宽怎么计算？用xilinx的控制器输入时钟200M。
FPGA与DDR的接口如下：
1.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
5条回答
yangtuzi2016
1楼-- · 2019-07-16 03:00
坐等坐等坐等坐等
南盗
2楼-- · 2019-07-16 06:32
xilinx的DDR的ip核有个最大带宽，具体你可以看下手册
南盗
3楼-- · 2019-07-16 08:54
你自己建议一个DDR的IP工程，然后去看xilinx的UG就行了。
yangtuzi2016
4楼-- · 2019-07-16 12:42
南盗 发表于 2016-2-17 20:38
你自己建议一个DDR的IP工程，然后去看xilinx的UG就行了。

好的，谢谢！20字符，20字符，20字符，20字符。
yangtuzi2016
5楼-- · 2019-07-16 15:49
 精彩回答 2  元偷偷看……

一周热门 更多>