2019-07-15 23:04发布
cdhui0574 发表于 2016-2-17 17:13 一般使用Verilog硬件描述语言编写，对于调用ALTER自带的IP核偶尔用到原理图，其他使用原理图的地方我还没有遇到过
最多设置5个标签!
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 554605956 的问题《FPGA初学疑问》','https://www.xiaopingtou.net/q-46536.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
非常感谢，我是初学者，谢谢您，谢谢论坛所有热心人
我在找资料的时候，有例程工程有顶层文件，有的工程是testbench文件，不知道有啥区别
一周热门 更多>