FPGA

想做一个数字钟,但是给了这样的电路,输出很奇怪.

2019-07-15 23:10发布

站内问答 / FPGA
3826 3 1386
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
3条回答
houxiaoxiao
1楼-- · 2019-07-16 03:51
你这程序看着一点都不舒服，在测试文件中出现initial，.v文件中最好不要出现初始化，你可以在always块中初始化，定义一个复位信号，复位的时候初始化。 最佳答案
aa511950071
2楼-- · 2019-07-16 03:53
 精彩回答 2  元偷偷看……
aa511950071
3楼-- · 2019-07-16 08:39
上图上图上图上图上图上图上图上图上图
QQ截图20151230121054.png

一周热门 更多>