怀疑你的hex路径有问题，需要保存在工程根目录才能被识别

涉及到一些细节问题，可能是你的文件格式问题，或者安装的软件问题；
像ram，rom这样的，可以采用代码映射的模块，不如直接用verilog，这样描述问题更清晰。如：
module rom
#(parameter DATA_WIDTH=8, parameter ADDR_WIDTH=9)
(
        input [(ADDR_WIDTH-1):0] addr,
        input clk,
        output reg [(DATA_WIDTH-1):0] q
);

        reg [DATA_WIDTH-1:0] rom[2**ADDR_WIDTH-1:0];

        initial
        begin
                $readmemb("rom_init_binary.txt", rom);
        end

        always @ (posedge clk)
        begin
                q <= rom[addr];
        end
endmodule

数据文件这里用的是二进制，每行一个数据即可。

hawke 发表于 2015-12-29 09:19
涉及到一些细节问题，可能是你的文件格式问题，或者安装的软件问题；
像ram，rom这样的，可以采用代码映射的模块，不如直接用verilog，这样描述问题更清晰。如：
module rom

多谢大神！回去试试

还是不对啊，是不是读入的txt文件有什么特殊的格式要求啊？modelsim报错fail to open readmem file"xxx.txt"in read mode。我文件就放在工程目录下的。。。

搞出来了，是文件路径描述不对，多谢各位大神