FPGA

【小白求问】verilog中reg类型变量可以和integer类型的变量相乘吗？

2019-07-15 23:15发布

站内问答 / FPGA
12352 1 1708
RT，已知integer变量为正数，那么和两个reg变量相乘有区别吗？谢谢！

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
xiaolu163168
1楼-- · 2019-07-16 04:26
谢谢分享  谢谢分享

一周热门 更多>