Error: REFCLK port on the PLL is not properly connected on instance ipconfig1:ipconfig1_inst|ipconfig1_0002:ipconfig1_inst|ipconfig1_pll0:pll0|pll1. The reference clock port on the PLL should always be connected. If there is no reference clock, the PLL will not func
tion correctly.
该错误出现在IP核文件pll0.sv文件中，所有出现refclk的函数都出现了同样的错误。请问这是什么原因，要修改哪里？还是我的IP核配置有不合理的地方？谢谢
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 兰儿 的问题《硬件设计为cyclone V FPGA控制DDR3进行数据读取工作，Quartus II编译DDR3 IP核，出现如下错误》','https://www.xiaopingtou.net/q-46762.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
1.PLL时钟的附加相移可选范围一般是-65到-75.你可以选-73试一下。
2. PLL时钟引脚分配错误，注意检查与硬件电路的物理连接和你软件上分配的是否一致。 最佳答案
评分
查看全部评分
你好，你的DDR3调试的怎么样了？我也在调试，也是各种问题，能不能交流一下？如果方便的话，问你几个问题
一周热门 更多>