FPGA

运行EDA Netlist Writer无法生成.vo .sdo文件

2019-07-15 23:21发布

站内问答 / FPGA
6607 1 1225
如题 求解
想要进行后仿真 可是网表和延时文件无法生成
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
agdhun
1楼-- · 2019-07-16 01:50
怎么没图？没有数据信息怎么帮你看？

一周热门 更多>