我在用vhdl语言写测试文件时,对测试文件进行编译出现的是类似下面的代码,不知道什么意思

2019-07-15 23:23发布

`pragma protect begin_protected
`pragma protect version = 1
`pragma protect encrypt_agent = "Model Technology", encrypt_agent_info = "6.6c"
`pragma protect author = "Altera"
`pragma protect data_method = "aes128-cbc"
`pragma protect key_keyowner = "Mti" , key_keyname = "MGC-DVT-MTI" , key_method = "rsa"
`pragma protect key_block encoding = (enctype = "base64", line_length = 64, bytes = 128)
这完全不是VHDL语言,之前没有出现这用情况。


友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。