FPGA

怎么给vhdl的testbench指导文件？

2019-07-15 23:26发布

站内问答 / FPGA
5847 1 1204
想问下，quartus在综合的时候可以设置显示错误吗，因为很多时候quartus综合通过以后调用modelsim就好提示testbench出错。
还有就是谁能给个vhdl的testbench指导文件
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
elecfans跑堂
1楼-- · 2019-07-16 01:28
 精彩回答 2  元偷偷看……

一周热门 更多>