FPGA

测试文件和.v程序的时间不一致怎么弄

2019-07-15 23:27发布

站内问答 / FPGA
3196 2 1534
我的.v文件的时间为几十秒，但是在编写测试代码时，设置的时间范围只能为us级别的，这个怎么调节呀？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
mango@orange
1楼-- · 2019-07-16 02:13
我也不太懂，可以谷歌一下
houxiaoxiao
2楼-- · 2019-07-16 07:40
 精彩回答 2  元偷偷看……

一周热门 更多>