FPGA

verilog出错，求大神解答！！！

2019-07-15 23:34发布

站内问答 / FPGA
16324 1 1023
本帖最后由 elecfans跑堂 于 2015-9-2 14:46 编辑

1.GIF
这个问题怎么解决？软件是vivado
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
zjbhello
1楼-- · 2019-07-16 04:43
从错误提示来看，应该是你的工程没有建立正确，建议按照学习文档给的步骤走一遍！ 最佳答案

一周热门 更多>