关于FPGA综合的问题 - 平头弟

关于FPGA综合的问题

2019-07-15 23:34发布

站内问答 / FPGA

20868 4

本帖最后由 elecfans跑堂于 2015-9-1 09:34 编辑

比如做个组合逻辑电路，如果只是增加或减少敏感表中的信号，是否会影响到最终生成的电路？？？

举个简单的列子
always @(a,b,c,d,t1,t2)
begin
t1 = a|b;
t2 = c|d;
out = t1^t2;
end

跟
always @(a,b,c,d)
begin
t1 = a|b;
t2 = c|d;
out = t1^t2;
end
会一样嘛？？

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

4条回答

烦烦烦小灰

1楼-- · 2019-07-16 00:37

当然会有影响咯，建议用组合逻辑的时候，写成always@（*）这样不会出错

2楼-- · 2019-07-16 02:51

烦烦烦小灰发表于 2015-9-1 11:03
当然会有影响咯，建议用组合逻辑的时候，写成always@（*）这样不会出错

灰常感谢你的解答。我看很多书上的解释是，敏感表的不一样只是影响仿真，而不会影响到最后综合生成的电路。

3楼-- · 2019-07-16 07:48

肯定会啊，敏感列表的变量一有变化执行过程块中的内容，而不再敏感列表里的，只有等待其所在过程块被执行，它才有机会执行。从一点就可以知道不一样啦

4楼-- · 2019-07-16 10:40

精彩回答 2 元偷偷看……

一周热门更多>

相关问题

相关文章