配置好了PLL,但没有输出

2019-07-15 23:35发布

我用quartusII9.1生成了PLL,通过倍频时钟100M输出,驱动一个计数器。但在signaltap里根观察,计数器没有工作。我又将系统时钟50M直接给计数器,发现计数器工作。前一个计数过程,我用100M采样,发现signaltap时钟在等待采用时钟。两个过程说明PLL根本就不工作,但locked信号却为高电平。哪位大神遇到过相同的问题,能否给解决一下。
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
4条回答
腊雪寒梅
1楼-- · 2019-07-16 05:26
 精彩回答 2  元偷偷看……
elecggmq
2楼-- · 2019-07-16 10:18
不知道解决没有,你说了这么多就一句总结PLL不好使,这个不好使几乎就是配置问题,你要把你咋配置的说说就可以帮助你分析啦
SASCommander
3楼-- · 2019-07-16 12:30
elecggmq 发表于 2015-8-31 09:16
不知道解决没有,你说了这么多就一句总结PLL不好使,这个不好使几乎就是配置问题,你要把你咋配置的说说就可以帮助你分析啦

是这样,配置不复杂,pll只配置时钟输入脚和输出脚,无论输出时钟配置多大,输出均无。
elecggmq
4楼-- · 2019-07-16 17:19
SASCommander 发表于 2015-9-20 16:22
是这样,配置不复杂,pll只配置时钟输入脚和输出脚,无论输出时钟配置多大,输出均无。

等于没说的,你这样谁也判断不出问题的

一周热门 更多>