FPGA

quartus Warning问题（等待解答）

2019-07-15 23:38发布

站内问答 / FPGA
8024 2 1314
因为仿真的时候一直找不到这个address,所以找到了这个警告，想问下大神们这是怎么回事？
Warning (10631): VHDL Process Statement warning at dds.vhd(63): inferring latch(es) for signal or variable "address", which holds its previous value in one or more paths through the process
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
今日电子
1楼-- · 2019-07-16 02:16
 精彩回答 2  元偷偷看……
2013crazy
2楼-- · 2019-07-16 05:10
今日电子 发表于 2015-8-10 15:08
是你有信号在有些条件下没有明确赋值，产生了锁存器

额，我是用if....elsif.....elsif.......end if,来赋值的，请问这样有问题吗

一周热门 更多>