{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 jimmjimm 的问题《sdram控制的问题》','https://www.xiaopingtou.net/q-47259.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
大家好我新接触的FPGA在移植特权sdram的时候出现了一点问题
我写入一个地址后,不管读哪个地址读出来的数据都是最后一次写入的数据,附件里是我的代码,仿真的时候看见地址是正常的所以应该不是地址出错,希望哪位大神能够指出错误
FPGA UART SDRAM Test2.zip
(1.28 MB, 下载次数: 30)
我写入一个地址后,不管读哪个地址读出来的数据都是最后一次写入的数据,附件里是我的代码,仿真的时候看见地址是正常的所以应该不是地址出错,希望哪位大神能够指出错误
FPGA UART SDRAM Test2.zip
(1.28 MB, 下载次数: 30)
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>