专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
if条件句里面的===是什么意思?
2019-07-15 23:44
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
3544
6
1791
reg[7:0]data;
always@(a or b)
begin
if(rst===1'b1)
data<=0;
else
data<=data+1'b1;
end
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
6条回答
a156365368
1楼-- · 2019-07-16 05:08
===就是每一位都要一样才为真,==表示忽略x和z其他位一样就行。比如A=4‘b0x0z B=4’b0000 C=4‘b0x0z 则A===C A==C B==C A==B
加载中...
jnu1214
2楼-- · 2019-07-16 10:24
精彩回答 2 元偷偷看……
加载中...
刘盾8888
3楼-- · 2019-07-16 15:21
是全等的意思,是说每一位都要相等才行,用于判断语句
加载中...
花涛
4楼-- · 2019-07-16 16:54
全等的意思。。
加载中...
PCBuio
5楼-- · 2019-07-16 21:34
全等,先判断是否等于这个值,是的话,data要小于等于0。如果不等于那个值,就执行下一个
加载中...
bin307846034
6楼-- · 2019-07-16 23:17
一模一样的意思。。。
加载中...
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
基于FPGA的X射线安检设备控制器
2 个回答
CycolneIVGX核心板,可扩展PCIE,光纤接口,大家来鉴赏一下
6 个回答
关于VHDL或Verllog程序稳定性的问题
11 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
关闭
您已邀请
15
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>