FPGA

大神求指导 总提示Rerun the EDA Netlist Writer

2019-07-15 23:49发布

站内问答 / FPGA
4172 1 925
tica, Arial, sans-serif">quartus14.0 编译后没错  运行Tools>Run Simulation Tool>RTL Simulation也没有问题  可是运行Tools>Run Simulation Tool>gate level Simulation 却总提示Rerun the EDA Netlist Writer，到工程文件Simulation>modelsim文件夹里也没有.sdo 文件 ，请问大神们有没有什么解决办法   Processing>start>start  EDA Netlist Write后也不行
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
pb09009002
1楼-- · 2019-07-16 00:03
请问你这个问题解决了吗？我也遇到相同的问题，我用的是quartus15.1，功能仿真可以做，但是时序仿真就出现了这个问题。

一周热门 更多>