FPGA

如何学习用CPLD制作高速频率计？

2019-07-15 23:52发布

站内问答 / FPGA
10265 2 1486
各位前辈：
我最近准备做个高速频率计，频率上限1MHZ，在网上发现可以使用CPLD实现，所以想开始学习CPLD。
我想请教2个问题，1.CPLD在布板中，需要注意的地方是那些？还需要阻抗匹配吗？我以前做过STM32和单片机，布板相对容易一些，不知道CPLD是否也这样。
2.各位前辈给推举学习方法。买个开发板是否能入门快些？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
2条回答
大红枣
1楼-- · 2019-07-16 03:04
当然买开发板和快一些，有很多教程可以参考
fengbao8000
2楼-- · 2019-07-16 06:25
谢谢，那么在布板方面需要呢？

一周热门 更多>