FPGA

ISE中verilog怎么调用两个函数，程序如图

2019-07-15 23:57发布

站内问答 / FPGA
19666 1 1602
如题，单独调用可以，调用两个的话就识别不了，求大神指教
93_28_%K27P178I4%8NXQQ6.png
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
该问题目前已经被作者或者管理员关闭, 无法添加新回复
1条回答
杰式悦敏
1楼-- · 2019-07-16 00:28
FPGA中不可以这么写的，因为硬件的实现并不是完全按照你的意图的，不过可以这么解决，首先wire sig1,sig2；分别进行调用，最后在依据sw的值进行相应的输出，这样就可以满足楼主的要求了...

一周热门 更多>