这个脉冲怎么设计啊？刚刚学习，不怎么会。。。-第2页回答

这个脉冲怎么设计啊？刚刚学习，不怎么会。。。

2019-07-16 00:00发布

13234 9

怎么利用10M的时钟，用verilog设计这样的周期波形，刚刚学习FPGA，不怎么会写，搞了好久都没搞出来。。。。。。求大神指导

$BZJ72FS]CJV`EK~`_F{7@ZP.png$

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。

该问题目前已经被作者或者管理员关闭, 无法添加新回复

9条回答

1楼-- · 2019-07-17 01:48

颓废葬流年发表于 2015-5-9 10:00
低电平

那为什么和前面的低电平‘0’断开？

2楼-- · 2019-07-17 06:02

精彩回答 2 元偷偷看……

3楼-- · 2019-07-17 10:15

哦哦，知道了，谢谢